熊 磊 高培军 牟 丹
摘要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机信真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。
关键词:数字锁相环(DPLL);捕获时间;FPGA;VHDL
电子设计应用2004年12期
1《安徽建筑》2024年3期
2《人生与伴侣·共同关注》2024年3期
3《花卉》2024年8期
4《天津教育》2024年8期
5《现代经济信息》2024年5期
6《世界热带农业信息》2024年3期
7《家庭医学》2024年2期
8《中国中医药现代远程教育》2024年10期
9《英语教师》2024年5期
10《品牌研究》2023年24期