基于高精度电流源的10 bit电流舵DAC

潘 诚，雷倩倩，高宇飞，于 鹏，冯 松

（1.西安工程大学理学院，陕西西安 710000；2.深圳市纽瑞芯科技有限公司，广东深圳 518000）

数模转换器(Digital to Analog Converter，DAC)可以将数字信号转换为模拟信号，广泛应用于音视频信号处理以及网络通信等领域[1-2]。不同的应用领域对DAC 的性能要求也不同，但由于DAC 的精度决定了所能接收到模拟信号的准确程度，因此，精度成为了研究的重点。目前，高精度DAC 的主流架构有Sigma-Delta 型和电流舵型两种，Sigma-Delta 型DAC拥有很高的精度，但所处理的信号频率较低，适用于低频率的音频处理[3]；电流舵型DAC 拥有速度快、对寄生参数不敏感等优点，被广泛应用于通信领域[4]。在传统的电流舵DAC 中，电流源单元使用共源共栅电流源来实现，为了达到高精度，所用MOS 管的尺寸都很大，从而导致版图面积过大[5]。文中采用阻抗增强型共源共栅电流源，在确保性能的前提下，极大地减小了电流源阵列的面积。

1 电路设计与分析

1.1 DAC整体架构

所设计的DAC 整体电路结构如图1 所示，包括译码器、同步时钟、开关阵列、电流源阵列4 部分。DAC 使用分段式电流舵结构[4]，高6 位采用温度计码控制电流源单元，低4 位采用二进制码控制电流源单元，这样既可以避免DAC 最高位(Most Significant Bit,MSB)和最低位(Least Significant Bit,LSB)分别控制的输出电流值相差较大，导致DAC 的线性度变差，又可以避免引入过多的电流源单元，导致版图面积变大[6-7]。译码器将输入的高6 位二进制码转换为63 位温度计码，同步时钟控制高63 位温度计码和低4 位二进制码同时到达开关阵列，以避免输入码的不同步导致开关提前导通，对DAC的整体性能造成影响。根据不同的控制字输入来控制差分开关管Kia、Kib(i=1,2,…,67)的导通和关断，以此分配差分输出支路的总电流，并通过负载电阻R将电流转换为电压输出，实现数字信号到模拟信号的转换。

图1 DAC系统框图

1.2 电流源单元的分析与设计

电流源单元是电流舵型DAC 的核心电路，其性能的好坏对DAC 电路的静态性能有着重要的影响。电流舵型DAC 的积分非线性(Idaho National Laboratory，INL)和无杂散动态范围(Spurious-Free Dynamic Range，SFDR)的表达式分别为式（1）和式（2）[8]，RL为负载电阻，R0为电流源单元的输出阻抗，N为电流源单元个数。从式（1）、（2）可以看出，INL和SFDR都与R0有关，R0越大，DAC的INL越小，SFDR越大。

因此，DAC 中常采用共源共栅结构以实现大的输出阻抗，如图2（a）所示，当两个NMOS 管都处于饱和区时，输出阻抗表达式为：

图2 电流源单元结构

其中，gm1为NMOS1 管的跨导，gmb1为衬偏跨导，ro1、ro2是NMOS1 和NMOS2 的体电阻，共源共栅结构输出阻抗提升至共源极结构的(gm1+gmb1)ro1倍[9]，提升了DAC 的线性度。但根据式（3）可知，电流源的Rout1和管子的栅长成正比，要想增大Rout1，需要增大管子的栅长，从而使版图面积增加。为了减小版图面积并保持大的输出阻抗，文中在电流舵DAC 中引入了阻抗增强型共源共栅结构，如图2(b)所示。式（4）给出了阻抗增强型共源共栅结构的输出阻抗，其中，体电阻ro1、ro2较小，因此可以近似认为Rout2比Rout1增大了1+AV倍。文中所设计的阻抗增强型共源共栅电流源阵列电路如图3 所示，通过在电流源阵列中引入运放，从而提高整体的输出阻抗。

图3 阻抗增强型电流源阵列

运放的输入B 端连接电流源阵列中共源管的漏端，输出端连接电流源阵列中共栅管的栅端。通过改变偏置电压Vbias，可以调节B 端和A 端电压，合理分配Mai、Mbi(1,2,…,67)的过驱动电压，以得到使所有MOS 管稳定工作在饱和区的最小电压。

1.3 DAC误差来源及电流源尺寸设计

所设计的DAC 误差主要来源于系统误差和随机误差。系统性误差可以通过调整电流源阵列的版图布局来减小，而随机性误差与MOS 管的尺寸和面积相关。式（5）～（7）分别给出了随机性失配误差、微分非线性误差(Differential Nonlinearity，DNL)和单位电流源面积的关系[10-14]。

2 仿真结果及分析

采用SMIC 28 nm CMOS 工艺，利用Cadence Virtuoso 软件对DAC进行了仿真，DAC的输入信号由理想ADC 的输出替代，将仿真数据导入Verilog A描述的Bench 中处理，得到结果如图4 所示。

图4 共源共栅结构仿真结果

采用共源共栅结构作电流源时，电路的DNL最大值为0.016 LSB，INL最大值不超过0.200 LSB。如图5 所示，当引入阻抗增强型共源共栅结构时，DNL最大值为0.01 LSB，INL最大值不超过0.06 LSB。由式（1）可知，传统共源共栅电流源结构面积至少需增加3 倍才能达到文中所实现的精度。

图5 阻抗增强型共源共栅结构仿真结果

如图6所示，当输入信号频率为1.087 5 MHz，采样速率为38.4 MS/s时，DAC的无杂散动态范围是65.3 dB。表1 是文中设计与其他电流舵型DAC 的性能对比，与传统较大工艺尺寸下的电流舵DAC 相比，文中设计在较小的功耗下，可以实现更好的精度；在相同工艺尺寸下，面积减小为传统工艺尺寸的。

表1 性能指标对比

图6 SFDR

3 结论

文中基于SMIC 28 nm CMOS 工艺，设计了一个10 bit 250 MS/s 的DAC。电源电压0.9 V，满偏电流1.03 mA，使用Candence Virtuoso 软件进行设计和仿真，仿真结果显示，DAC 的INL最大值不超过0.06 LSB，DNL最大值不超过0.01 LSB，当输入信号为1.087 5 MHz，采样速率为38.4 MS/s 时，无杂散动态范围为65.3 dB。