《Verilog HDL程序设计》课程教学方法研究

郭家荣++陈年生

摘 要：Verilog HDL是用于逻辑设计的硬件描述语言，并且已成为IEEE标准。《Verilog HDL 程序设计》课程是电子类及计算机工程类学生的重要课程，不仅可以使同学们对数字电路设计技术有更进一步的了解，而且可以为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。针对《Verilog HDL 程序设计》课程教学中存在的问题，提出了适合该课程的教学方法。

关键词：逻辑电路及系统 Verilog HDL 程序设计 教学方法

中图分类号：G64 文獻标识码：A 文章编号：1672-3791（2017）09（c）-0166-02

硬件描述语言（HDL，hardware description language）是一种用形式化方法来描述数字电路和系统的语言，数字电路系统的设计者利用这种语言可以从上层到下层（从抽象到具体）逐步描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。采用Verilog HDL设计方法比采用电路图输入的方法更有优越性，这就是为什么美国等国家在进入20世纪90年代以后纷纷采用HDL设计方法的原因。Verilog HDL适用于复杂数字逻辑电路和系统的总体仿真、子系统仿真和具体电路综合等各个设计阶段。Verilog HDL 不但作为学习HDL设计方法的入门和基础是比较合适的，而且对于ASIC设计专业人员而言，也是必须掌握的基本技术。《Verilog HDL程序设计》课程是大学里的电子和计算机工程系的重要课程，本课程的目标是学习掌握Verilog HDL建模、仿真、综合、重用和验证技术，为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。

1 教学中存在的问题

1.1 学生学习兴趣不足

现在大学生普遍认为大学里学的课程知识在以后的工作中用不到，认为学习大学课程是在浪费自己的时间。所以有些学生去校外兼职或者创业，有部分学生终日在宿舍里沉迷游戏。即使到了上课时间，为了出勤率到了教室上课，也是要么睡觉要么玩手机。对自己所学课程是毫无兴趣，来上课也只是为了最后能顺利通过这门课进而拿到毕业所规定的学分。更重要的是对于计算机工程系的学生来说，他们一致认为计算机工程主要是做软件开发的，同时软件方面的学习又很容易入门，而对于硬件这块知识，相比较软件来说，比较难学，又比较枯燥。加上硬件前期基础课程较少，所以学生更倾向于软件方面知识的获取。而对于硬件方面尤其底层部件电路设计方面更是很少有兴趣。

1.2 学生知识储备不足

学习《Verilog HDL程序设计》课程，前期必须先修的课程有数字逻辑电路基础、计算机组成原理和C语言等。但有些学生在学习这些先修课程时并没有认真学习，或者根本没有去选择这些课程，或者在同一学期同时选择这几门课程，结果导致学生由于数字电路基础知识的缺乏，在学习《Verilog HDL程序设计》课程时非常吃力，挫伤了学生学习这门课程的积极性。

1.3 课程内容多课时少

随着社会快速发展，不同领域专业需要学习的东西不断增加和更新。这样导致每门课程的课时不断减少。而对于《Verilog HDL程序设计》课程，本身时实践性较强的课程，但是由于内容较多，为了完成理论课时讲解，分配给实践的课程就少了。这就会导致理论不能及时与实践相结合，新学的知识无法消化应用，不能真正掌握。

1.4 课程实验内容及环境单一

该课程时实践性较强的课程，必须通过大量的实践才能掌握这门课程的设计技术及设计方法。目前关于本课程的实验内容都是一些验证性实验，按照实验书上的罗列步骤进行实验以对所学知识点进行验证。而设计性实验较少，学生无法真正学会知识点的应用。但学生学习这门课程的关键是会应用所学知识设计出数字逻辑电路及系统。同时由于学校费用问题，实验环境包括EDA工具、计算机等不能随着集成电路的发展和工艺的快速发展而及时更新，限制了学生学习新的知识步伐。

针对以上存在的问题，本文对《Verilog HDL程序设计》课程教学方法进行研究，激发学生学习该课程的主动性，培养社会需要的Verilog HDL数字电路及系统设计人才。

2 教学方法研究

2.1 合并教学内容突出重点

本课程内容多、课时较少，由需要大量的实践才能掌握课程知识。本课程是先将语法知识，再介绍数字电路及系统的设计和验证。众所周知语法知识的讲解枯燥无味。笔者在教学过程中将语法这部分知识分解到“组合逻辑电路设计”和“时序逻辑电路设计”两部分中讲解。这样做的好处是不仅避免了单独学习语法的枯燥，而且把语法与实际电路设计相结合，能很快的学以致用，更牢靠的掌握语法知识。同时节省课堂理论课时，增加了实践机会。

2.2 补充知识点减轻学习压力

对于简单组合逻辑电路设计和验证的讲解，不仅要用Verilog HDL描述电路，还要综合出门级电路结构。由于学生对计算机组成原理、数字逻辑电路课程没有认真学习，或者在同一学期上这门课，没有相应的基础知识，很难理解这些组合逻辑电路的原理。笔者在讲授这部分内容前，用了4个课时向学生补充了数字逻辑基础和计算机中的计算部件的底层电路结构。而且对于其中的每个组合逻辑电路还会讲出在计算机硬件里所起的作用，以加深学生的理解掌握。

2.3 建立分层递进的实验课程体系

《Verilog HDL程序设计》课程属于实践性较强的课程。学生不仅上课要吸收理论知识，更需要更多的时间上机练习，由简单到复杂，由典型到一般，循序渐进的学习Verilog HDL 基础知识。但是熟练掌握利用该语言进行数字电路及系统的设计技术和设计方法还需更多的高层次的实践性实验。实验课应遵循“由浅入深，循序渐进”教学规律[1]。开展认知实验、验证性实验、设计与综合性实验的分层式实践教学，形成与理论教学相互协调、相互渗透的有机体系[1]。

2.4 应用项目教学法

项目教学法是基于企业项目的方式使学生学习应用所学知识解决实际问题。通过工程项目的分配、信息收集、方案设计、项目实施及最终评价等实践过程完成相应课程的授课过程[2-3]。针对《Verilog HDL程序设计》课程的项目教学法具体表现为：（1）选择的项目要涵盖课程知识点，适用自顶向下的设计方法，且具有一定难度，通过该项目的开发能锻炼学生具备企业项目开发实践能力。（2）针对数字电路及系统设计的项目过程包括系统分析、子任务划分、电路设计、仿真和验证。项目的划分和实施要按照知识点的层次进行划分。同时有能够让每个学生具有独立完成的子项目。在实施时，根据学生的兴趣爱好分配任务（3）要定期检查和评估。在项目实施过程中，老师要定期检查学生的进度，遇到的问题及时沟通解决，积极给予指导，让学生顺利完成项目设计。利用项目教学，学生会在项目实践中养成的应用知识能力，做事专注细心、踏实稳健、科学的态度和创新意识都会给以后的学习和工作带来轻松和更大的兴趣。

4 结语

本文针对《Verilog HDL程序设计》课程教学中的问题，提出了克服这些教学问题的教学方法，创建了一种教与学相结合、学与用相结合、动手与动脑相结合的教学模式，通过该教学方法的实践，达到了不错的教学效果。

参考文献

[1] 朱军，熊聪聪，张贤.物联网工程专业实践教学体系探究[J].天津市教科院学报，2014.

[2] 张际看.项目教学法初探[J].内蒙古教育（职教版），2013.

[3] 沈鹏.项目驱动在高职Java教学中的应用研究[J].软件导刊，2013.

[4] 夏宇闻.Verilog数字系统设计[M].3版.北京：北京航空航天大学出版社，2013.endprint