雷达数字化收发系统芯片设计与实现∗

(中国电子科技集团公司第三十八研究所,安徽合肥230088)

0 引言

数字阵列雷达是一种接收波束和发射波束都采用数字波束形成技术实现的有源相控阵雷达,由于数字阵列雷达具有瞬时动态大、波束扫描灵活、抗干扰能力强等特点,因此数字阵列雷达正成为未来有源相控阵雷达发展的重要方向之一[1-3]。数字阵列雷达的核心模块是数字T/R组件,数字T/R组件是集数字波形产生、模拟变频放大、大功率放大、低噪声接收、模数转换和数字解调等功能于一体的多功能模块,实现雷达信号的接收和发射功能。数字T/R组件是组成数字阵列雷达的基本单元,通过将成千上万个数字T/R组件进行集成设计构成数字阵列雷达的有源天线阵面,因而数字T/R组件的性能指标、成本、体积和重量将决定数字阵列雷达的使用价值和生存周期[4-5]。

随着数字阵列雷达技术推广应用到机载、舰载、球载和星载等平台上。高集成、轻量化及低功耗的数字T/R组件设计是未来的发展趋势,本文提出一种基于微系统封装(SIP)技术的数字T/R组件设计和实现方法,即将微波收发芯片、变频芯片和模数混合收发芯片一起集成在一个IC封装内,形成一个微波数字混合的收发系统芯片,实现数字阵列雷达单元级数字接收和数字发射功能。采用该技术将极大地降低数字T/R组件的体积、重量和功耗,由于实现了芯片化,因此也可以提高批产一致性和可靠性。它能以极小的体积、功耗和成本来支撑大规模的应用,同时降低有效载荷体积重量,直接提高其生存能力。

1 系统组成

系统芯片由驱动功放MMIC、限幅器MMIC、射频收发MMIC、中频收发MMIC和模数混合芯片等组成,其组成框图如图1所示。

图1 系统芯片组成框图

在图1所示的系统芯片组成框图中,为了提高系统芯片的通用性,在方案设计时考虑将链路中的滤波器外置,同时为进一步提高系统芯片集成度,这里创新性地采用有源变频方式实现收发链路的两次上下变频。射频收发 MMIC(包含低噪放、收发开关和一中上下变频)是基于Ga As工艺,对雷达回波信号进行低噪放和一中下变频,对二中激励信号进行一中上变频;中频收发MMIC(包含收发开关和二中上下变频)是基于Si工艺,主要完成二中上下变频功能;模数混合芯片(包含ADC、DAC、数字下变频、数字波形产生、控制接口、RAM和ROM)是基于CMOS工艺,对中频输入信号进行数字接收,输出数字基带I/Q信号,同时根据信号带宽和中频要求,数字直接产生相应的LFM信号。

2 技术指标

系统芯片采用集成化、一体化设计方式,在单封装芯片中实现雷达收发系统功能,其主要性能指标为:

工作频率:S波段;

工作带宽:300 MHz;

瞬时带宽:5 MHz;

噪声系数:≤2.5 dB;

动态范围:≥60 d B;

输出功率:≥20 d Bm;

带内起伏:≤±1 dB;

输出数据率:≥20 Mbit/s。

3 电路设计

3.1 宽带低噪声放大器设计

系统芯片工作频段为S波段,相对带宽约为30%,系统对低噪声放大器噪声系数要求低,增益起伏要求小,在设计中从以下几方面进行了考虑:

(1)匹配电路设计

作为低噪声电路,输入电路的匹配效果直接影响整个电路的噪声性能。为了电路噪声性能及输入驻波指标的均衡考虑,必须仔细选择输入匹配点。为了增加第一级FET的稳定性及取得噪声与驻波指标,在源级增加了一个电感量较小的串联负反馈,使FET的稳定性有了很大提高,简化了匹配电路的复杂性。选择宽带内的一个工作点来设计匹配电路,在匹配电路拓扑的确定中还需充分考虑到电路的宽带特性,力争使整个网络的Q值不超过1。第二级FET的作用主要是放大、宽带匹配及输出能力考虑,为了提高宽带特性,该级反馈采用的是电阻并联负反馈电路,可以提高第二级FET稳定性至完全稳定状态。该级FET输入输出采用共扼匹配,保证了输出驻波的良好特性。

(2)仿真设计

根据电路的拓扑结构将UMS的有源、无源模型放入原理图中,仿真优化后达到的结果如图2所示。可以看出噪声系数指标略差,这是由于电感在该频段的Q值略低,造成了物理损耗过大,在实际的应用中可以将FET的工作电流降低,达到降低噪声系数的目的,这里可以近似得到电流降低后的仿真噪声结果。宽带放大器设计中难以达到的指标为宽带增益起伏,选择的设计目标为带内起伏1 dB,根据经验将工作频率偏移6%～7%,带宽也略放宽。从分析仿真的结果可以看出,很难达到带宽与输入/输出驻波的完全满足,只能在宽带的带内起伏与驻波之间找到一个均衡点,使其基本能够满足系统对该部分电路的要求。采用的关键技术主要是用串联及并联负反馈技术来扩展频带,第一级采用串联负反馈技术,第二级采用串联+并联负反馈技术,从仿真的结果看完全达到了设计要求。

图2 电感模型比较

(3)模型库的修正

在UMS的元件模型中,并不是所有的模型都能够满足电路的需求,为满足电路拓扑,用ADS的MOMENT设计工具自制了一个电感,将MOMENT的仿真结果作为黑匣子放入电路中,得到了完整电路的仿真结果。同时将MOMENT的仿真结果与ADS的模型结果相比较,可以看出在该频段ADS的模型是比较准确的。

(4)版图设计

MMIC设计中一个重要的环节是版图设计,不仅要保证Layout的图形能够达到原理图的仿真结果,而且要有效利用Ga As材料的有效面积。完全利用UMS现有的模型Layout不可能有效利用面积,所以对于对电路性能影响不大的旁路电容可以依据Designer Ruler画出。芯片版图设计时,要严格按照FOUDRY厂家工艺规范和要求设计。宽带低噪声放大器电原理图和版图如图3所示。

图3 宽带低噪声放大器电原理图和版图

3.2 宽带有源混频器设计

系统芯片接收采用的是超外差工作方式,前端的混频器工作频带与低噪声放大器相同,也面临着宽带与高技术指标的问题。设计中采用在本振端增加有源FET来提高整个频带内RF端口与LO端口的隔离度,这样带来的缺陷就是增加了芯片的面积及功耗;同时在RF端与LO端增加谐振回路,提高整个频带内的驻波技术指标。

在有源混频放大器电路设计中,变频部分选用了Gilbert双平衡结构,混频电路原理图如图4所示。

图4 混频器的结构

本振信号Vo(t)=Vocosωo(t)首先加到FET1的栅极,并加在差分对FET2和FET3的栅极。射频信号VS(t)=VScosωS(t)加在恒流FET4的栅极,使总电流随ωS周期性的变化。因此,差分对管可以看成一个参数(跨导)变化的线性电路。经过非线性变换,差分对管的输出分别加在FET5的栅极和源级,信号在FET5的漏级反向叠加,滤除其他频率分量,输出差频(中频)信号。因此,差分对管混频器在管子完全相同、输入信号完全对称的情况下,输出端主要是差频ωO-ωS项,不包括射频频率ωS及其谐波,不包括本振频率ωO的偶次谐波,也不包括本振的偶次方与射频的相乘项所引起的组合频率。所以,差分对混频器大大减少了组合频率干扰,提高了隔离度。在芯片版图设计时,充分考虑微波的传输特性,分布参数影响和实际使用的情况。主要措施为:在不同线宽的微带线连接时,加入渐进线模型,以减小信号反射;通过合理安排器件的位置,以减小分布参数影响,提高设计效率;在设计中加入键合金丝和焊盘的模型,更准确地仿真实际情况。图5为宽带混频器芯片实物图,其主要指标为:增益大于15 d B,噪声系数小于10 dB,本振与中频隔离度大于30 dB。

图5 宽带有源混频器芯片实物图

3.3 模数混合芯片设计

在系统芯片中,模数混合芯片主要完成两个功能:对中频回波信号进行模数转换、I/Q数字变换和频谱搬移,输出基带I/Q信号;根据载频、带宽和时宽要求产生相应数字LFM或NLFM信号后进行数模转换,输出中频激励信号,其功能框图如图6所示。

根据Foundry工艺分类,模数混合芯片由5个功能模块电路组成:模数转换(A/D)、数模转换(D/A)、数字下变频(DDC)、数字波形产生(DDS)和控制接口,整个模数混合芯片采用0.18μm CMOS工艺进行设计。

图6 模数混合芯片功能框图

模数混合SOC芯片中的模拟电路部分包括数字下变频器(DDC)前端的AD转换器,以及直接数字频率合成器(DDS)输出后端的DA转换器两部分,这两部分采用现有的IP核。

数字下变频器DDC的主要目的是实现中频信号到正交基带信号的变换。数字下变频器的实现结构采用传统的、类似现有ASIC芯片普遍采用的结构:NCO+数字混频+CIC滤波器/HB滤波器+FIR滤波器结构。

直接数字合成器DDS是从相位的概念出发直接合成所需波形的一种新的频率合成技术,它在相对带宽、频率转换时间、相位连续性、正交输出、高的频率分辨率以及集成化方面都远远超过传统的频率合成技术。

控制接口单元负责DDC和DDS模块的参数配置。由于DDC和DDS分属于两个独立的时钟域,因此使用了两片1 024×16 bit的双口SDRAM,用地址线的第一位作为片选信号。该控制接口具有参数回读功能,可将SDRAM中的参数读出到输入输出复用的数据线上。

版图设计:高频数字部分与模拟部分分开布局、高频数字部分屏蔽、模拟与数字部分电源和地分开布线设计,同时进行闭锁设计和抗电应力可靠性设计。芯片封装形式为LQFP128,其总体版图及pin脚如图7所示,裸芯片尺寸4 mm×3 mm。

3.4 一体化封装壳体设计

系统芯片采用多层板结构,将芯片和器件装到多层基板上并用金丝进行互连,在陶瓷板底部做CBGA焊球,并在陶瓷板上作金属外框一体化封装。雷达收发系统芯片如图8所示。

图7 模数混合芯片版图和引脚定义

图8 系统芯片一体化封装壳体实物

为了避免封装壳体产生腔体效应引起电路自激,保证微波电路稳定工作,利用电磁场分析软件HFSS对管壳进行了模拟和分析,使得金属盒体的自谐振频率与工作频率距离甚远,仿真结果如图9所示。

图9 一体化封装管壳自谐振频率

系统芯片采用一体化封装设计,I/O的引出端采用CBGA焊球,CBGA具有共面性好、阻抗匹配好、互连密度高及气密性好等优点[6-7],其组成如图10所示,包括LTCC基板(系统芯片衬底)、CBGA球形引出端、封装外壳腔壁和金属盖板等。

LTCC基板制造时,将电学I/O端就近通过金属化孔从基板底面以标准节距呈矩阵排列的外引线金属化焊盘引出,在基板的顶面网印制作出金属封装腔壁的金属化焊区。通过钎焊(Brazing)工艺,用合金材料在基板底面的中I/O端子焊盘内焊接上或制作出焊球凸点,形成标准CBGA端子,在基板顶面的焊区中焊接上柯伐封装腔体侧壁。

系统芯片的封装使用频率为S波段,封装管壳的电设计(如阻抗设计等)是决定系统性能的关键。

图10 一体化封装管壳结构示意图

从焊球到芯片焊点的整个信号通道中,CBGA焊球垂直过渡结构的传输损耗将直接决定雷达收发系统芯片封装的微波性能。对于衬底传输损耗控制技术主要指微波传输线理论模型设计、仿真和优化技术。

系统芯片的封装管壳引脚建模重点考虑封装衬底的微波互连传输结构建模。CBGA封装衬底微波互连传输结构模型为“微带线→传输通孔→BGA焊球→微带线”所构成的三维垂直互连传输模型。由于互连结构复杂,会用到较多通孔,这是建模的一项重要工作,尤其受工艺标准限制时,在高频段往往因为通孔不合适和焊球尺寸不合适而造成整个系统芯片性能的恶化。因此需要建立通孔模型来保证各裸芯片的微波互连。

焊球、过孔及其环状焊盘的大小根据需要进行设计,通过仿真优化,使得通孔的大小及进行表面匹配阻抗后其在相当宽的频率范围内传输损耗及回波损耗最小。利用Ansoft公司的高频电磁场仿真软件HFSS对LTCC上的“微带—VIA”垂直过渡进行建模并改进。在表层微带过渡点附近作射频接地并加入同轴补偿,模型和仿真结果如图11和图12所示。

通过对“微带—BGA焊球—VIA—微带”垂直过渡的建模仿真和优化,可以得到垂直过渡结构的各项尺寸,从而在所需频段之内,采用BGA封装可以获得较好的微波信号传输特性和驻波特性。

图11 BGA封装引脚过渡模型

图12 引脚过渡传输特性与驻波特性仿真图

4 测试结果

雷达数字化收发系统芯片通过方案论证后,完成设计投产,调试后装配到某S波段数字阵列模块中,随数字阵列模块一起完成联试和环境实验,并通过专家组的测试验收。经测试,雷达数字化收发系统芯片达到设计要求,部分测试结果如图13所示。

图13 系统芯片部分测试结果图

5 结束语

本文提出了一种雷达数字化收发系统芯片设计和实现方法,即在单基板和单封装中,将具有自主知识产权的微波、数字芯片混合集成设计,形成了一种小型化、集成化、一致性好的雷达专用收发系统芯片。测试结果满足设计要求。该系统芯片应用在某数字阵列雷达试验系统中,极大地简化了雷达系统的工程设计复杂度,达到了满意效果。

[1]张明友.数字阵列雷达和软件化雷达[M].北京:电子工业出版社,2008:361-363.

[2]马晓峰,秦思,盛卫星,等.X波段数字阵列雷达的数字收发模块研制[J].南京理工大学学报,2013,37(4):457-462.

[3]CHAPPELL W,FULTON C.Digital Array Radar Panel Development[C]∥IEEE International Symposium on Phased Array Systems and Technology,Waltham,MA:IEEE,2010:50-60.

[4]方立军,李佩,马骏,等.基于微波光电技术的未来数字阵列构想[J].雷达科学与技术,2013,11(6):583-586.

FANG Lijun,LI Pei,MA Jun,et al.An Idea for Future Digital Array Radar Based on Microwave Optoelectronics[J].Radar Science and Technology,2013,11(6):583-586.(in Chinese)

[5]吴曼青,王炎,靳学明.收发全数字波束形成相控阵雷达关键技术研究[J].系统工程与电子技术,2001,23(4):45-47,60.

[6]孙轶,何睿,班玉宝,等.陶瓷焊球阵列封装可靠性研究与试验分析[J].航空科学技术,2014,25(8):87-90.

[7]郭影.CBGA器件组装工艺和焊接方法[J].印制电路信息,2015(5):51-54.