DC-60 GHz 硅基垂直互联结构仿真设计

游月娟，刘德喜，刘亚威，史磊

(北京遥测技术研究所，北京 100094)

0 引言

随着电子信息技术及先进封装技术的不断发展，系统级封装技术因微型化和高集成化的优势使其在电子行业得到了广泛的发展和应用[1]，现代军用及民用电子装备朝着高性能、小型化、低成本和低功耗等方向快速发展。三维集成封装成为实现该目标的必要途径。传统封装方式一般是采用引线键合或倒装焊接等方式将元器件表面贴装或内嵌入陶瓷或PCB 板等基板材料，封装后的器件在某些方面呈现出不错的性能，但在热学、电学、工艺复杂度和工艺成本等方面仍存在一定的不足之处[2]。例如，封装结构中温度差导致的层间应力的分布的热失配问题，各层材料间的热膨胀系数不匹配会造成整个系统中存有残余应力和热形变，严重影响封装性能[3]。表1 展示了常用基板和芯片材料的热学参数[4-5]，对比可知，单晶硅比其他材料具有更优的热学性能，同时半导体材料单晶硅由于制造精度高、成本低、批量化、易于集成等优点已逐渐成为系统级封装技术中最有前景的基板材料之一[1]。

表1 常用基板和芯片材料的热学参数

随着硅基材料的广泛应用以及多层硅转接板三维集成电路封装密度的不断提高，硅基板间及板内垂直互联联通集成的芯片与各元器件成为制约组件整体性能的关键。研究多层堆叠硅转接板间垂直互联结构并精确建模仿真成为热门课题，并且可为之后研究硅基射频微系统的结构、电性能以及设计工艺等奠定基础。已有研究人员对基于硅通孔[6-7](Through Silicon Via，TSV)的垂直互联结构进行研究，文献[8]介绍了一种采用共面波导传输线+类同轴+方形反焊盘结构制备的毫米波段三层Si 基宽带垂直过渡结构，其在26～34 GHz 频段内插入损耗小于3.5 dB；文献[9]介绍了工作在Ka 波段的微带线到带状线垂直互联结构，其在33～37 GHz 频段内信号回波损耗小于-25 dB，插入损耗优于1 dB。然而上述研究在建模时并未考虑硅板与板间金属层间的SiO2介质层，这与组件实际结构稍有出入。

为更准确地研究垂直互联结构，本文精确设计仿真了一种超宽带基于多层TSV 硅转接板的垂直互连电路，在结构建模时考虑硅板表面SiO2层，多层硅转接板间采用金-锡共晶键合方式堆叠，通过优化可变参数(如信号焊盘半径、射频信号传输类同轴半径等)，使得垂直互连电路性能最优化。同时研究了SiO2层厚度对垂直互连性能的影响，并将考虑SiO2层模型结果与不考虑SiO2层的仿真结果进行了比较。

1 基于TSV 硅转接板堆叠的三维封装系统设计

基于TSV 硅转接板[10-11]堆叠的三维封装T/R 组件微系统结构如图1 中(a)所示。微系统中包含多个收发通道，由一片多通道多功能芯片、多片功率放大器芯片、限幅器以及多个收发开关组成。为契合组件小型化需求，对芯片进行合理布局，上层硅基内嵌硅基多功能芯片与限幅器，下层硅基内嵌收发开关和功率放大器芯片。每两层硅片为一个硅基，共4 层，每层厚度200 μm。因收发链路中各芯片不在同一硅层，射频信号传输需经过垂直互联结构以保证信号通路完整，故垂直互联结构性能研究对整体性能评估十分必要。微波信号垂直互连的方式[12-13]有很多，本文采用如图1 中(a)虚线框中所示的TSV 类同轴结构进行微波信号传输[14]。

以往研究对硅基垂直互连结构多在硅转接板上下表面直接覆铜，即层间结构为硅-铜-硅。首先，本文据此对虚线框中TSV 垂直互联结构进行如图1 中(b)所示的模型构建，TSV 直径为30 μm，HFSS 仿真中心频率设为35 GHz。射频信号传输路径如图中粗箭头所示，结构为单层共面波导-层间共面波导-类同轴垂直过渡-层间共面波导-单层共面波导。对此垂直互联结构各项参数(如线宽、带隙、焊盘半径、类同轴半径以及地孔位置等)进行优化，获得的信号传输性能仿真结果在之后图2 中展示。

2 硅表面SiO2 层存在与否对射频性能影响分析

在实际硅基产品生产中，硅片上下表面与铜布线之间通常存在热氧化形成的致密SiO2层，其可为后续工艺起绝缘、阻挡等作用。考虑到SiO2层的存在可能会对射频信号传输产生影响，本文接着在图1 中(b)所示的垂直互联结构基础上，采用控制变量法，固定各原有参数不变，只在模型中各层硅片上下表面添加SiO2层，微调TSV 信号通孔高度使得射频信号连通，考虑/不考虑硅表面SiO2层的两种不同层间结构示意图如图1 中(c)所示。之后不对其进行参数优化，仅对层间结构改变后的垂直互联结构进行仿真获得射频信号传输性能，并与未考虑SiO2层的仿真阻抗Z0、回波损耗S11进行对比以验证之前猜想，对比结果分别如图2(a)、图2(b)所示。

图1 基于TSV 硅转接板堆叠的三维封装系统结构

从图2(a)可以得到，与不考虑硅表面SiO2层结构相比，添加SiO2层后，阻抗偏离匹配阻抗50 Ω 较为严重，端口阻抗失配增大了射频传输不连续性，引起图2(b)中谐振频点(48 GHz)相较原定谐振频率35 GHz 向右偏移较多，这对之后硅基滤波器等组件仿真及性能会有很大影响；从图2(b)还可以得到，考虑硅表面SiO2层的回波损耗时，S11仿真结果在40 GHz 以下明显差于未考虑的结构，但随着频率增大，即高于48 GHz 之后，不考虑硅表面SiO2层结构仿真结果显示，其回波损耗明显由不适用的-15 dB 奔向-10 dB，产生约5 dB 的明显恶化。综合上述对比分析可知，硅表面SiO2层的存在会对射频信号传输中的谐振频率以及阻抗产生较大影响，因此，研究硅表面SiO2绝缘层对射频信号传输性能影响是必要的。

图2 不同层间结构仿真结果对比

3 不同硅表面SiO2 层厚度对射频电性能影响研究

接着，本文对考虑硅表面SiO2层的垂直互联结构进行参数仿真及优化，阻抗在50 Ω 上下1 Ω 内浮动，最后仿真优化结果与未考虑硅表面SiO2层的垂直互联结构结果比较如图3 所示。

从图3(a)中可以得到，选取优化后谐振频点为35 GHz(与原定一致)的仿真结果，在DC-60 GHz 频段内，考虑硅表面SiO2层的垂直互联结构整体回波损耗S11小于-15 dB，其中40 GHz 频率以下时S11小于-30 dB，48 GHz频率以下时S11小于-20 dB，达到了预期目标；从图3(b)可以得到，DC-60 GHz 内整体插入损耗S12大于-0.88 dB，其中50 GHz 频率下S12大于-0.32 dB，插入损耗在更高频段时出现由0.4 dB 到1 dB(约0.6 dB)的明显恶化。综合上述优化后的不同层间结构整体仿真性能对比分析可知，在整个DC-60 GHz 频段内，优化后的考虑硅表面SiO2层的垂直互联结构性能都明显优于未考虑SiO2层的结构射频信号传输性能，且较为优良。

图3 优化后的仿真结果

之后，本文采用控制变量法，固定其他优化后的参数不变，对硅表面SiO2绝缘层厚度进行变参分析，以研究其对信号传输性能的影响。参照实际生产工艺以及结构性能需求，厚度变化范围选取0.5～3.5 μm，选取厚度间距后对此垂直互联结构进行仿真，得到厚度变化对各射频性能影响曲线如图4 所示。

图4 不同SiO2 绝缘层厚度对射频性能影响曲线

从图4(a)中可以看出，随着硅表面SiO2绝缘层厚度的不断增加，信号谐振频率逐渐向右移动(见虚线箭头)；同时在增大少许回波损耗基础上，常用的-15 dB/-20 dB带宽也相应增加变宽；频率大于55 GHz 后回波损耗S11大于-15 dB，此结构性能不再适用。图4(b)展示了在DC-60 GHz 频段内，随着频率的不断增大，插入损耗S12呈现逐渐增加的单一变化，并且随着硅表面SiO2绝缘层厚度的增大，S12逐渐减小。这是因为频率增加，电流趋肤效应愈发明显，电荷聚集表面，电磁泄漏增加，使得同一SiO2绝缘层厚度的铜布线与半导体硅片之间的漏电流增大，插入损耗变大，又因在同一频率下，硅表面SiO2绝缘层厚度增加，绝缘性变好，减小了铜布线与半导体硅片之间形成的漏电流，插入损耗减小。从图4(c)可以得到，阻抗Z0随SiO2层厚度增加整体呈现逐渐增大趋势，在厚度较薄时阻抗增加明显，厚度较厚时阻抗变化并不规律但在阻抗匹配范围内浮动。综合上述分析可知，为优化谐振频率、插入损耗以及阻抗匹配等射频信号传输性能，可适当增加硅表面SiO2绝缘层厚度。

4 结论

本文对一种4 层硅片堆叠的T/R 组件微系统中垂直互联结构进行设计研究，对不考虑和考虑硅表面SiO2层的两种层间结构的垂直互联结构在DC-60 GHz 频段内的仿真结果差异进行比较，证明了硅表面SiO2层存在会对谐振频率、阻抗、回波损耗以及插入损耗等射频性能产生影响；对考虑硅表面SiO2层的垂直互联结构进行参数优化，优化后的仿真结果显示，在60 GHz 以下整体回波损耗S11小于-15 dB，其中40 GHz 频率以下时S11小于-30 dB，48 GHz 频率以下时S11小于-20 dB，整体插入损耗S12在50 GHz 频率下大于-0.32 dB，性能较好，频带较宽；最后，运用控制变量法对硅表面SiO2绝缘层厚度变化对射频信号传输性能影响进行仿真，结果表明，适当增加其厚度有助于垂直互连结构性能优化。这可为之后硅基微系统集成结构设计与产品实现提供一定的技术参考。此外，在后续工作中还可依据实际产品结构进一步增加硅层间多金属镀层+金锡共晶结构对射频性能的影响研究。