存储单元
- 一种高性能低成本闪存系统设计
,向存储板的存储单元传输控制命令,同时管理数据的复接及分发,通过20路GTH将数据包传输给10个存储单元,每个存储单元对应2路GTH。存储板为存储基本单元,以NAND FLASH作为存储介质,管理NAND FLASH地址映射关系及坏块替换,管理NAND FLASH的接口控制器,将数据存储到NAND FLASH中。压缩板为存储后级处理单元,管理对图像数据的压缩功能。存储系统工作在记录模式时,数据输入接口板接收高速串行图像数据,将数据帧送至相应的数据缓存区。缓
无线互联科技 2023年22期2024-01-21
- Flash 型FPGA 内嵌BRAM 测试技术研究
在一个单独的存储单元上发生的故障，不受其他存储单元的影响。单单元故障主要包括固定故障（SAF）、转换故障（TF）、写干扰故障（WDF）、读破坏故障（RDF）、伪读破坏故障（DRDF）、错误读取故障（IRF）、地址译码故障（ADF）和字内故障[10]。SAF 是指对存储单元进行任何读写操作都不影响它的故障状态值。存储单元的固定值为0 或1（记为SAF0 或SAF1）且不发生改变。TF 是指存储单元的状态值无法从0 跳变到1，或无法从1 跳变到0。WDF 是指
电子与封装 2023年12期2023-12-31
- 一种基于Hierarchy LUT 的可重构S-box 实现方法
找表。通常将存储单元用于Look Up Table(LUT)，存储字节替换表。由于存储单元中的字节替换表可以很方便地更新，这种方法被广泛应用于分组密码的可重构实现[2-3,9-10]。相比与基于逻辑的方法，其缺点是需要占用更多的硬件资源，特别是在支持几种不同的S-box 操作时[3]。为了减少面积的资源消耗，文献[2]提出由多个子系统组成存储系统，谋求性能和资源的平衡，实用效果有限。基于上述问题，本文提出了一种4R/1W 存储结构，并基于此存储单元构建分层
电子技术应用 2023年1期2023-02-14
- 面向存储空间受限的分拣系统内多类型存储单元数量配置
定数量的板材存储单元。由于存储单元是围绕着定点机械手设置的，因机械手的活动范围有限，导致总体存储空间受到限制。如果这些存储单元的尺寸相同，会浪费存储空间(小尺寸的板材占用大尺寸的存储空间)，使得有限空间内存储单元的数量较少，无法满足生产需求。另一方面，鉴于生产批次中订单情况的不确定性，设置不同数量不同尺寸的存储单元，虽然能够有效地利用存储空间，但却存在着较大尺寸的板材偶尔会出现无法存放的风险。针对这一问题，本文考虑生产批次订单情况的不确定性，研究在一定风险
工业工程 2022年6期2023-01-06
- KD511：一种专利托管缴费提醒智能分析系统
单片机、数据存储单元和信息对比单元。单片机与所述通讯模块电性连接，数据存储单元用于存储用户信息、用户的历史付费信息和用户续费时间节点，数据存储单元通过通讯模块将存储的相关数据发送至主控模块，本发明实现专利托管缴费的智能化，保证专利申请过程中对于缴费系统的充分利用，为专利申请人提供保障。专利号：201911231153.6
科技创新与品牌 2022年6期2022-07-27
- 一种28 nm工艺下抗单粒子翻转SRAM的12T存储单元设计
节点收集，使存储单元原本的存储状态发生翻转，产生软错误，称为单粒子翻转效应(single event upset, SEU)[1-3]。静态随机存储器(static random-access memory, SRAM)是一种常见的CMOS存储器，它由2个耦合反相器和一对选通管组成。在片上系统(system on chip，SoC)中，SRAM往往占据整个芯片面积的50%以上。所以，降低SEU对SRAM的影响，可大幅提高辐射环境中电路的可靠性。通过设计特殊
现代应用物理 2022年1期2022-05-17
- 全耗尽绝缘体上硅氧化铪基铁电场效应晶体管存储单元单粒子效应计算机模拟研究*
电存储器根据存储单元结构的不同可分为电容型和铁电场效应晶体管(ferroelectric field-effect transistor,FeFET)型存储器.与传统的电容型铁电存储器相比,FeFET具有集成度高、非破坏性读出、与互补型金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺兼容性好等优点[4-6],是目前非易失性存储器件中有力竞争者.自Müller 等[7]首次发现Si 掺杂HfO2
物理学报 2022年6期2022-03-30
- 高可靠性的读写分离14T 存储单元设计*
年来，抗辐射存储单元设计被认为是提高电路抗辐射能力的一种有效方法。但是，通过改变电路结构来降低SRAM 单元的软错误率会增加额外的电路成本[7-9]。因此，有必要提出一种高性能、高可靠性的SRAM 单元。近年来，研究人员对CMOS 工艺下的存储单元电路展开加固设计研究，并提出了多种抗SEU 存储电路加固设计结构[10-13]。一些具有显著辐射耐受能力的SRAM 单元被报道，如文献[5]中提出的双联锁存储单元（DICE），它由12 个晶体管组成，其中Q、QB
电子与封装 2022年1期2022-02-17
- 3D NAND 闪存的层间差异特性的研究
。不同于以往存储单元只分布在平面上，3D 堆叠技术利用了NAND闪存芯片垂直方向上的空间，将存储单元在垂直方向进行堆叠，从而实现即使在使用较老的生产工艺的情况下都能极大地提高NAND 闪存的存储容量[2]。3D 堆叠技术在使得NAND 闪存的存储密度得到极大提升的同时，也导致了NAND 闪存的结构更加复杂、信道噪声更加多样，给NAND闪存的可靠性带来了更大的挑战。2018 年，Wu 等[3]发现一个块的不同层的字线受到读干扰的影响是非均匀的。2019 年，
应用科技 2021年5期2021-11-29
- 以双字线双阈值4T SRAM 为基础的存内计算设计
—存算一体即存储单元，不仅可以实现数据的存储与读取，而且存储数据无需输出到外围电路，在读取数据的同时即可完成运算。存算一体架构已广泛地应用到机器学习、人工智能等领域中[1-2]。存内计算架构的提出不仅极大提升了数据运算的效率，而且有效降低了存储系统的能耗，提高了存储系统的吞吐量[3]。但是由于芯片面积的限制，片上系统能够集成存储单元的数量受到严重限制。为了实现大容量、低成本的存储器设计[4]，人们对传统静态随机存储器（static random acces
计算机与生活 2021年11期2021-11-17
- 自动化立体库存储单元规格设计方法
化立体库中，存储单元将品种繁多、大小不一的货物以集装单元的方式存储和输送。因此存储单元规格尺寸在整个自动化立体库规划设计中具有十分重要的作用，同时也影响着仓库的建设投资。目前国内自动化立体库普遍采用1200mm×1000mm标准托盘为载体设计存储单元，但是在某些具体情况下，使用标准托盘存在着货物堆码率较低，建筑空间利用率较低的情况。因此，标准托盘并非最合适的托盘尺寸，在对自动化立体库进行规划时，需要重新对存储单元的平面规格和高度规格进行设计，进而确定最适合
制造业自动化 2021年10期2021-11-04
- 一种HfOx阻变存储器的1T1R单元设计
进行1T1R存储单元设计，采用低压NMOS控制，提高1T1R单元的集成度，降低操作电压，以突破传统非易失性存储器闪存所面临的设计瓶颈，并最终流片验证。设计和测试结果表明最小存储单元面积达0.053um2，操作电压控制在1.8V以内。以闪存为基础的非易失性存储架构虽是目前的主流方案，但是伴随着工艺制程地进步，其在物理、工艺、成本等诸多方面上面临着难以突破的瓶颈。阻变存储器(resistor RAM,RRAM)作为一种新型存储器，可以有效的解决如今的困境，被认
电子世界 2021年11期2021-06-30
- 一种基于查找表的移位寄存器链的设计
查找表的配置存储单元作为移位基本模块，通过对时钟和写使能的控制，两个存储单元作为一个周期移位基本单元，对查找表的存储资源进行重复利用，有效地实现了宽时钟周期的移位功能。图1 DFF 级联移位寄存器查找表的基本原理是采用二选一的复用器组成的一种树形结构，查找表树形结构的最后一级是单个二选一的复用器，前面每一级复用器的数量依次递增，都是后一级的两倍，第一级选择器（MUX）用于接收静态存储单元（SRAM）中的值，实现1 个n 输入的查找表需要2n 个SRAM 存
电子与封装 2021年3期2021-03-29
- 一种新型密集堆垛式仓储系统设计
对堆垛式货架存储单元尺寸的设计及数量的合理组合，可以形成多种满足客户需要的密集堆垛式仓储系统，此系统将传统的辊子固定设计为可以存取货物升降的辊子组合，减少传统动力式货架辊子的使用数量，降低了仓储系统的造价，提高了货物出入库效率。关键词：密集;堆垛式;存储单元;货架仓储中图分类号：F253.9 文献标志码：A 文章编号：2095-2945（2020）29-0104-02Abstract： In this paper， a kin
科技创新与应用 2020年29期2020-10-20
- 高密度多电平闪存信道参数估计算法
,5-6]。存储单元在使用过程中会有不同程度的磨损，导致电子容易从存储单元中泄露出去，从而造成读电压的减小，这就是持久性干扰的成因。这就说明持久性干扰在闪存的生命周期内一直存在，影响闪存的寿命以及数据的可靠性。为了减小持久性干扰所带来的影响，掉电的信道估计算法被提出。然而，该算法复杂度太高难以应用于实际系统中。鉴此，本文利用持久性干扰的特点对信道估计算进行简化，以减少计算复杂度和提高精度。1 信道模型不失一般性，所提的算法在多电平（multilevel c
应用科技 2020年1期2020-06-18
- MLC型NAND闪存中基于MI异构的Polar码优化
减小也缩短了存储单元间的距离，单元间干扰（cell-to-cell interference，CCI）的影响会降低闪存存储系统的可靠性.而传统的纠错码——BCH 码无法满足MLC 型闪存的差错控制需求，因此利用新型纠错码改善高密度存储系统中数据的耐久度与可靠性成为现阶段闪存研究的重点之一[2].Polar 码由Arikan 于2009 年提出，是目前唯一一种能被严格证明在编译码复杂度较低的情况下达到香农极限的线性分组码[3]，因其具有容量限可达、构造方式明
应用科学学报 2020年3期2020-06-13
- HfO2基铁电场效应晶体管读写电路的单粒子翻转效应模拟*
场效应晶体管存储单元和外围灵敏放大器敏感节点后读写数据的变化情况, 分析了读写数据波动的内在机制.结果表明: 高能粒子入射该读写电路中的铁电存储单元漏极时, 处于“0”状态的存储单元产生的电子空穴对在器件内部堆积, 使得栅极的电场强度和铁电极化增大, 而处于“1”状态的存储单元由于源极的电荷注入作用使得输出的瞬态脉冲电压信号有较大波动; 高能粒子入射放大器灵敏节点时, 产生的收集电流使处于读“0”状态的放大器开启, 导致输出数据波动, 但是其波动时间仅为0
物理学报 2020年9期2020-05-16
- 固态硬盘的容量要翻身了解即将到来的PLC闪存
，SLC每个存储单元只存储1bit数据，它的性能最好，寿命也最长。缺点就是成本最高，容量偏低。作为接替者，MLC每个存储单元可以存储2bit数据，所以同样的单元数量下，存储容量一下就翻倍了，也就是容量/成本比大幅提高。雖然因为存储方式更复杂，所以性能和寿命（擦写次数）比SLC要低，但是对消费者甚至商业用户来说完全够用了。可是MLC的容量极限也很快达到了，因此又诞生了TLC闪存颗粒，这也是目前主流的固态硬盘闪存（图2），TLC的1个存储器存储单元可存放3bi
电脑爱好者 2020年5期2020-05-11
- 浅谈C语言中数组变量的教学
用计算机中的存储单元，一个变量标识了计算机中的一块存储单元。存储单元是内存块在C语言中的抽象，具有固定的大小，分类型，某类存储单元只能存放该类数据。语句int i;定义了一个整型（int）变量i，它对应于一个整型（int）存储单元，只能存储一个整数（int）。语句int*pi;定义一个整型指针变量pi，它对应于一个整型指针（int*）存储单元，只能存储一个整型存储单元的地址（int*）。与普通变量存储常见的数据不同，指针变量用于存储地址。地址是存储单元在计
现代计算机 2020年36期2020-03-08
- 浮点类型有效位数计算与应用分析
;有效位数;存储单元;数制转换;不精确表示DOI：10. 11907/rjdk. 182282中图分类号：TP301文献标识码：A文章编号：1672-7800（2019）004-0050-070 引言数据在计算机内存中是以二进制存放的[1-3]。基本整型int类型在存储单元中的存储方式用整数补码存放[1]。Visual c++6.0为每一个int型数据分配4个字节（32位）。对于整数补码的求法有以下规定：一个正数的补码是其二进制形式;一个负数的补码，应先获
软件导刊 2019年4期2019-06-09
- 基于粒度划分的内河集装箱船全航线配载研究*
单个箱位作为存储单元设计模型和算法[12-13].由于内河集装箱船舶船体较小、船方更加强调舱容利用率，本文将内河集装箱船各个贝划分为不同粒度的存储单元，结合数学规划方法，构建基于粒度划分策略的内河集装箱船全航线配载模型，实现航线同目的港集装箱在内河船舶存储单元的集中堆放，进而提高船舶利用率.结合长江真实运输场景设计多组算例，通过算例验证模型的有效性.1 问题描述集装箱船全航线配载问题可归为多港主贝计划问题(multi-port master bay pla
武汉理工大学学报（交通科学与工程版） 2019年2期2019-04-30
- 一种FIFO的读写单元设计
O 电路中的存储单元[1]。FIFO 的存储单元决定了整个电路的芯片面积，同时存储单元的读写速度会影响整体电路的性能，也影响整体电路的速度和功耗。FIFO 电路通常利用双口RAM 和读写指针来控制存储单元的读写功能，相比于普通的存储器，主要的区别是FIFO 没有外部读写地址线，相应的地址是由内部读写指针自动加1 完成的。FIFO 电路的控制和使用相对简单：顺序地写入数据，再顺序地读出数据。2 存储单元设计对先入先出存储器FIFO 的合理设计，可以使接口数据
微处理机 2019年1期2019-04-09
- FPGA大气中子辐射效应仿真研究∗
内因在于，其存储单元（SRAM）中的NMOS管受粒子入射影响，产生瞬态脉冲电流，该脉冲电流作用于整个SRAM电路结构中，改变其存储状态，影响整个FPGA的正常功能［9～10］。2 SRAM结构分析与模型建立2.1 SRAM电路结构分析与工艺参数SRAM就是静态随机存储器，其结构原理示意图如图1所示，SRAM一般由存储单元阵列、地址译码器、灵敏放大器、控制电路以及驱动电路五个结构组成。存储单元阵列是SRAM实现功能的关键部分，而剩下的四个部分主要负责为存储单
计算机与数字工程 2019年1期2019-03-01
- 面向复杂应用的数据记录与处理系统问世
分组成：智能存储单元（ISE）和可插入智能存储单元的面板以及可拆卸、手机触摸屏大小的控制器。智能存储单元是一种坚固的可移动模块，取代传统的可移动存储设备。系统的核心是智能存储单元，提供智能化的编码、格式化、存储、流传输和共享多达两个频道的高清视频，同时充当文件服务器。此外，它利用该公司的姊妹公司德尔塔数字视频公司（Delta Digital Video）的最新编码技术，产生与MISB兼容的视频流，通过网络进行记录和/或流传输。面板包含系统电源、USB到网络
无人机 2018年10期2019-01-11
- 云计算环境下的电子文件迁移模型分析
的因素，平衡存储单元负载，保证计算性能的重复发挥[1]。1 文件迁移模型1.1 模型描述负载平衡调整电子文件访问的负载差异，访问频率、大小敏感的迁徙模型，采用占用量概念对云端资源的负载压力进行描述，其受以下因素影响：(1) 访问次数与占用量值成正比；(2) 并发数，特别是平均并发数的增加，迁移文件的占用量值随之增加；(3) 电子文件越大，迁移占用量值越高。(1) 在第i次访问前，云端存储文件fk未被访问，则e(fk，i)=0(2) 在第i次访问时，云端存储
微型电脑应用 2018年11期2018-11-22
- 数据在计算机内存中的存储形式及实验验证
数据 内存 存储单元 小端存储中图分类号：TP391.41 文獻标识码：A1数值型数据在计算机中的存储1.1存储概述现将C语言作为例子，其所有的基本数据类型，均是符合人类世界和自然世界的逻辑进行设计的。在计算机中，并没有int、float等等类型，均是以0和1 进行表示和描述的，所有的数据也是通过0和1在计算机中进行存储的。理解数据的存储，最根本的问题是要了解二进制，即计算机中数据存储的最基本形式。进制，通俗讲是规定的进位的方法，对于任何一种的进制—X进制
科教导刊·电子版 2018年2期2018-06-05
- 氧分压对Ni/HfOx/TiN阻变存储单元阻变特性的影响∗
特性,认为该存储单元在低阻态时的导电细丝是由金属Ni导电细丝和氧空位导电细丝共同形成的.阻变机理的不明确制约了阻变存储器件的进一步发展.为进一步探究氧离子浓度对阻变器件性能的影响,本文制备了Ni/HfOx/TiN结构的阻变存储单元,其中介质层氧化铪在不同氧分压的条件下利用射频磁控的方法制备;通过研究氧离子浓度对阻变特性的影响,并根据电流-电压(I-V)曲线拟合以及外加温度测试,对高低阻态的阻变机理进行了分析.2 实验采用射频磁控溅射,利用金属Hf靶材,改变
物理学报 2018年5期2018-03-27
- 你认识的存储器真的是你认识的存储器吗？
存储器芯片由存储单元构成（如图1所示），这是一种微型电路，带有一个电容器（用于将数据作为电荷存储）以及一个或多个晶体管（用于激活数据）。电容器的充放电对应两个可能的数据值（“1”或“0”），这里最小的数据单位称作“位”。这些存储单元按行排列，采用位线结构，连接到称作字线的存储器“地址”（如图2所示）。通过该地址可确认数据存储的位置，字线形成一条电子路径，允许该行的所有存储单元于同一时间激活，以便存储（“写”）或检索（“读”）。数据访问通过电信号启动，即一个
电子工业专用设备 2018年1期2018-03-16
- FPGA上电复位过程的存储单元读写检测方法
电复位过程的存储单元读写检测方法耿 杨1，谢 杰2，徐玉婷1，张胜广2（1．无锡中微亿芯有限公司，江苏无锡 214072；2．中国电子科技集团公司第五十八研究所，江苏无锡 214072）基于FPGA技术，提出了一种关于FPGA上电复位过程的存储单元读写检测方法。该方法能够在FPGA上电复位的过程中较早地检测出芯片中心的控制电路和若干级buffer的驱动能力是否足以控制所有存储单元的读写。FPGA；SRAM；寄存器上电复位1 引言FPGA里分布着大量的存储单
电子与封装 2017年11期2017-11-24
- RRAM在可编程逻辑中的应用
效的非易失性存储单元来替代SRAM使得可重复编程系统的速度和功耗得到提高。介绍了基于阻变单元的可编程nvSRAM和nvLUT，对其器件结构和工作模式进行了概述。nvSRAM和nvLUT可以被用于替代传统可编程逻辑中的SRAM和LUT，其常关和瞬时开启的特性使得静态功耗极低，同时具有更好的CMOS工艺匹配性和更易实现的微缩化前景。阻变随机存储器；随机存储器；查找表；非易失性逻辑；可编程逻辑；可重配置1 引言如今可编程器件在微系统和集成电路系统中得到广泛应用，
微处理机 2017年2期2017-07-31
- 基于字线负偏压技术的低功耗SRAM设计
6管SRAM存储单元相比，该技术在典型工艺角下漏电流降低11.8%，在慢速工艺角下漏电流降低能到达29.1%。静态功耗；低功耗；SRAM；字线负偏压长期以来，国内外科研工作者一直都在致力于研究功耗更低、速度更快的SRAM，以实现更高性能的SOC。集成度的提高和电路性能的提升使得单位面积芯片的功耗不断上升，从而使功耗成为重要的设计约束条件。近年来，智能手机、平板电脑、数码相机等便携式设备的流行，对SRAM的功耗提出了更高的要求，对于使用电池作为电源的产品，高
电子设计工程 2017年8期2017-04-25
- 高速大容量数据记录仪的无效块信息列表动态刷新算法设计
位和低8位子存储单元的同步并行操作,因此每组Flash的两个子存储单元必须使用相同的无效块信息列表才能保证存储数据的完整性与有效性。“无效块信息列表动态刷新算法”根据每组Flash子存储单元的存储块数,建立一个无效块检测信息列表,列表地址同步跟踪存储单元块地址。该无效块检测过程为:系统每次上电初始化完成后,提前建立第1组Flash存储单元的无效块检测信息列表,第1组Flash存储单元无效块检测过程为:同时对第1组Flash的高8位和低8位两个子存储单元执行
电子器件 2017年2期2017-04-25
- 一种成本更低的全新静态DRAM存储单元
静态DRAM存储单元Kilopass科技有限公司 首席技术官兼研发高级副总裁Harry LuanKilopass研发出了一种全新的静态随机存取存储器(static RAM)存储单元，可被用作DRAM存储单元。它被称为垂直分层晶闸管(Vertical Layered Thyristor)存储单元，或简称VLT存储单元。这种单元存储的内容是静态的，因此不需要刷新。它可以使用现有晶圆工厂中的设备来制造，无须使用新的材料或工艺。VLT器件不仅性能良好，且比传统DR
单片机与嵌入式系统应用 2017年1期2017-02-09
- MiR-125a-5p is Upregulated in Plasma of Residents from An Electronic Waste Recycling Site
中集成的数据存储单元，结合MySQL数据库完成巷道数据的存储、机身和截割头位置数据的存储。1.4 Screening for differentially expressed miRNAs in plasmaTo screen for differentially expressed miRNAs, six randomly selected plasma samples from the exposure group and six from the r
生态毒理学报 2016年2期2016-12-12
- 基于启发式规则的临时分段调度计划与优化
用堆场中的空存储单元，最终确定一个较优的临时分段调度方案。同时利用任务合并对堆场调度的任务序列进行优化，从而减少调度过程中临时分段的数量。最后，利用某船厂的实际数据对模型和调度规则进行实例验证和数值分析，结果表明，所制定的调度规则可以优化堆场调度方案，提高堆场空间资源利用率和调度效率。堆场；调度规则；超长分段；任务合并；启发式规则在大中型船舶的设计阶段，因为生产资源和工艺的约束，一艘船通常被分割为200个左右的分段，这些分段分别进行独立的生产建造，最后在船
哈尔滨工程大学学报 2016年10期2016-11-19
- 寻址与存储功能一体化的存储器设计
选中相对应的存储单元，在RD或WR信号的作用下，将该存储单元中的数据传输到数据总线，或将数据总线上的数据写入到该存储单元中；同时该存储器可实现内部存储单元之间的数据传输，也可与CPU进行数据交换；最后设计的一体化存储器具有立即数寻址；直接寻址；间接寻址；基址相对寻址4种寻址功能。2 一体化存储器指令格式及编码一体化存储器被选中依靠片选CS信号，如果片选CS信号为“0”，则一体化存储器被选中。命令字依靠数据线发送给一体化存储器，存储单元M的地址通过地址总线传
大众科技 2016年4期2016-11-10
- OTP存储器存储单元内寄生电容对读取阈值的影响
OTP存储器存储单元内寄生电容对读取阈值的影响毛冬冬，曾昆农，李建军（电子科技大学 电子薄膜与集成器件国家重点实验室，四川 成都610054）在OTP存储器的设计中，基于得到OTP存储器存储单元编程后尽可能大的读取阈值的目的，以提高OTP存储器的编程效率和芯片成品率，采用了消除存储单元内寄生电容的方法，通过对OTP存储器存储单元内带寄生电容和不带寄生电容两种情况下的仿真以及对比，可以发现存储单元内寄生电容的存在会使OTP存储器编程后的读取阈值减少8 kΩ左
电子设计工程 2016年2期2016-09-14
- 一种用于OTP存储器的灵敏放大器设计
并锁存反熔丝存储单元的存储状态。电路结构简单、功耗低、电阻识别精度高、抗干扰能力强。仿真验证表明，在典型条件下，整个灵敏放大阶段仅需要8 ns，且满足在不同工作电压及温度条件下的工作需求。反熔丝；OTP；存储器；灵敏放大器1 引言OTP（one time programmable）存储器以其保密性强、可靠性高、存储单元面积小等特点，被广泛应用在对保密性要求较高且只需一次编程的场合，如密钥存储芯片、航空航天、太空火箭、卫星等环境恶劣的地方［1，2］。反熔丝是
电子与封装 2016年7期2016-09-13
- 分离栅式快闪存储器抗编程干扰性能的工艺优化
式快闪存储器存储单元进行编程操作时，电子通过开启的沟道采用SSI（Source Side Injection，源端热电子注入）机制注入到浮栅中[2]。当进行擦除操作时，浮栅中的电子通过EG-FG多晶硅到多晶硅FN隧穿效应被拉出到EG中去[1]。由于在有电子存在和没有电子存在的情况下，浮栅的电势不同，相同的读取电压下浮栅下方沟道关闭或者开启状态也不同，可以据此对应所读取的源漏间沟道电流的不同大小来判断该存储单元浮栅中有无电子存在，进而得到存储单元的存储信息是
电子与封装 2015年7期2015-12-27
- 两种EEPROM存储器读取电路特性比较研究
存储器是通过存储单元介质层中存储电荷的数量来实现不同数据的保存。读取电路需要将存储介质中的电荷区别转换成可识别的电流电压形式进行读出。主要针对EEPROM这类存储器的读取电路中产生参考电流的不同结构进行研究。对采用基准源产生参考电流和采用参考存储单元产生参考电流的两种结构，结合对温度、电源、工艺角的仿真和分析，推断出两种结构在各种条件组合下对电路读出性能、可靠性以及抗辐照效果的影响。比较得出带参考存储单元的读出结构，虽然结构复杂，但可以有效中和环境对读出特
微处理机 2015年6期2015-08-02
- 单粒子翻转敏感区定位的脉冲激光试验研究
验结果表明，存储单元中存储数据类型对器件单粒子翻转的敏感性有较大影响，由测得的单粒子翻转敏感区分布图经处理得到单粒子翻转截面，结果与重离子试验测得的翻转截面数据一致。单粒子效应；敏感区定位；数据类型；翻转截面空间粒子辐射环境容易诱发单粒子效应（SEE），它是导致航天器异常的常见空间辐射效应。因此，需对宇航器件在地面进行抗辐射性能测试，研究SEE的机理，进而采取相应的抗辐射加固措施。宇航器件的抗辐射性能测试主要是通过地面的加速器、放射源、脉冲激光等模拟手段进
原子能科学技术 2015年1期2015-05-25
- 一种消除闪存芯片（NOR）擦除干扰的算法
为了避免块“存储单元”过擦除，一般在擦除操作之前，都做一次预编程，这样将需要擦除的块的全部“存储单元”中是“1”的全部变成“0”，然后再对需要擦除的块进行擦除操作。由于块之间“存储单元”的漏区是连接到一起的，导致预编程、过擦除纠正编程、软编程等都会对相邻不需要擦除的块数据产生影响，只要影响时间足够就改变了“存储单元”的数据。提出一种消除擦除干扰的算法。第2部分介绍传统的以字节方式进行擦除的流程，第3部分将对所提出的块擦除流程和块擦除算法进行详细分析并在第4
微处理机 2014年1期2014-07-01
- 一种基于频率的多核共享Cache替换算法
的Cache存储单元集合，并在存储单元集合中判断是否命中：如果命中，存取Cache存储单元，命中单元即为请求所要访问的单元，执行步骤(3)；否则执行步骤(2)；(2)Cache替换(a)根据Cache组对应的候选路信息M，核core的列划分信息选择逐出单元：如果候选路信息M对应的存储单元存在属于core的存储单元C，则C为逐出单元，继续执行步骤(2)(b)；否则选择候选路信息M中访问频率最低的存储单元作为逐出单元；(b)将要存取的数据块插入到Cache组中
电子与信息学报 2014年5期2014-05-30
- 分离栅式快闪存储器擦除性能的工艺优化
式快闪存储器存储单元进行擦除操作时，浮栅中的电子通过EG-FG多晶硅到多晶硅FN隧穿效应穿过层间氧化层被拉到EG中去，从而完成擦除操作。图2 分离栅式快闪存储器的擦除操作示意图通过对EG端加一高压，源端、漏端、衬底、选择栅和控制栅等其他终端均接地，在擦除栅和浮栅两层多晶硅间由于耦合电容作用，在其层间氧化层上形成一定电压差，足以把浮栅中的电子通过FN隧穿拉到擦除栅。同时随着浮栅中的电子逐渐被拉出，浮栅电位升高，其与擦除栅的相对电位差会缩小，从而弱化氧化层间的
电子与封装 2014年6期2014-02-26
- 极低电源电压和极低功耗的亚阈值SRAM存储单元设计
功能失效(如存储单元)．为解决该问题,一些研究人员[1-3]提出了能够在器件亚阈值区域工作的SRAM存储单元．需要指出的是,随着电源电压的降低,静态泄漏电流在整体电流中所占比例急剧增加．同时,随着半导体器件集成度的提高,特征尺寸的不断缩小,也必然引起静态泄漏电流的增加[4]．泄漏功耗在总功耗中所占比重越来越大．特别是针对SRAM大容量模块而言,其组成晶体管数量众多,存储体泄漏功耗将迅速增加．限制SRAM存储单元的泄漏电流就显得极其重要．如何在保证存储体设计
东南大学学报（自然科学版） 2013年2期2013-12-22
- 8Transistors SRAM稳定性分析与验证
着SRAM 存储单元的稳定性［3－4］。以前的研究主要集中在性能上稳定和较完善的6T结构SRAM存储单元，如图1所示。随着高密高稳定性存储单元的需求日益迫切，8T结构 SRAM存储单元受到了广泛关注，如图2所示，该种结构比传统的6T单元具有低压下更高的稳定性［5－6］，尤其是对SNM和WM的改善。SNM和WM是表征SRAM存储单元稳定性的关键参数，也是SRAM设计的重要性能指标。虽然8T存储单元相比6T存储单元具备更好的稳定性，但是面积偏大这一劣势限制了其
微处理机 2013年2期2013-06-13
- 极低电源电压和极低功耗的亚阈值SRAM存储单元设计
功能失效(如存储单元)．为解决该问题,一些研究人员[1-3]提出了能够在器件亚阈值区域工作的SRAM存储单元．需要指出的是,随着电源电压的降低,静态泄漏电流在整体电流中所占比例急剧增加．同时,随着半导体器件集成度的提高,特征尺寸的不断缩小,也必然引起静态泄漏电流的增加[4]．泄漏功耗在总功耗中所占比重越来越大．特别是针对SRAM大容量模块而言,其组成晶体管数量众多,存储体泄漏功耗将迅速增加．限制SRAM存储单元的泄漏电流就显得极其重要．如何在保证存储体设计
东南大学学报（自然科学版） 2013年2期2013-03-22
- 总剂量辐射环境中的静态随机存储器功能失效模式研究
失效模式可为存储单元固定错误(Stuck-at fault)，存储单元转变错误(Transition fault)，多个存储单元的耦合错误(Coupling fault)，以及译码器错误(Address fault)等[13].目前在SRAM的总剂量辐射效应测试中，多数实验通过遍历地址写入读取固定数据的功能测试方法来判断SRAM功能是否正常[4-9]，但写入读取固定数据的功能测试只能覆盖存储单元固定错误以及部分的转变和耦合错误且需要假设译码器正常工作，如果
物理学报 2013年11期2013-02-25
- ABB节能让生产更高效
40英尺数据存储单元投入使用，另一个也在建造之中。这两个存储单元由于采用了由西班牙AST Modular公司开发的创新专利冷却技术，它们的电源使用效率（PUE，power usage effectiveness）达到1.07，创造了新的记录。这项专利技术能够利用中心外部的空气来冷却存储单元，确保装载着敏感设备的存储单元内部温度和湿度适宜。这两个存储单元乃至整个数据中心的电力都来自地热和水电等可再生能源，这意味着Thor数据中心向客户提供的是碳排放为零的纯绿
电气技术 2012年1期2012-08-15
- 静态随机存储器低泄漏设计技术
此泄漏会影响存储单元的可靠性。本文总结了降低位线泄漏电流的主要设计方法:(1)位线泄漏补偿;(2)位线电压校准;(3)负电压字线控制;(4)新型存储单元。位线泄漏补偿是通过检测位线的泄漏电流值从而补偿泄漏电流，最终消除泄漏电流对灵敏放大器影响，如图1。此方法需要两个相位:首先，位线泄漏电流检测，其次位线上注入等量的电流来补偿泄漏电流。论文［5］在预充电相位，将位线的泄漏电流存储于额外的电容上，此电容的电压值与泄漏电流成正比。电容上的电压值控制PMOS 晶体
电子器件 2012年6期2012-08-09
- 3-bit-per-cell NAND闪存
1比特（单层存储单元）或2比特（多层存储单元）。业内也将3bpc称为三层存储单元（triple-level cell，简称 TLC）。该设备的尺寸与美光和英特尔容量相同的 25 nm MLC（多层存储单元）相比，体积要小20%以上，是目前市场上最小的单个8 GB设备。从产品固有的紧凑型设计上看，小尺寸闪存对消费终端产品闪存卡显得尤为重要。芯片面积为131 mm2，符合行业标准 TSOP（薄型小尺寸封装）封装。
电子设计工程 2010年9期2010-04-04
- 一种乘同余伪随机序列快速实现的FPGA设计
用3个32位存储单元，1个32位存储器用于存储常数 16 807，2个32位存储器依次用于存储乘法结果、移位结果、加法结果。此外采用了1个32位的乘法器、2个32位的加法器、少量移位操作和1个最高位分离器。算法步骤如下：(1)将输入值 y(n)与常数16807分别存入2个 32位存储单元中。(2)将步骤(1)中数据进行 32位乘法运算,乘积分别存入低32位存储单元和高32位存储单元中。(3)将乘积的高32位存储单元整体向高位移动1位(将乘积的最高位丢弃)，
电子技术应用 2010年7期2010-03-15
- 基于单片机P0口的片外数据存储器扩展
要访问的片外存储单元之间建立联系，实现两者的信息传递。MOVX指令执行时，将地址信息同时进行锁存，然后开始传送数据，其读、写周期很短，但占用端口较多。为了节约端口资源，可将地址信息分时传送，图2是单片机读、写片外数据存储器的过程。与MOVX指令不同，单片机在访问片外存储单元时，首先是分时将片外存储单元的地址信息送入锁存器并锁存起来，然后再对片外数据存储单元进行读、写操作，这是2个完全独立的过程，这一特点大大节约了端口资源，但读、写周期较长。3.2 数据存储
电子设计工程 2010年3期2010-01-29
- Ｃ＋＋语言中函数参数传递方式剖析
有各自独立的存储单元，如果形参的值以后被修改了，那么实参的值不会改变。在传值调用中，可以分为传普通值调用和传地址值调用两种。传普通值是指传递变量或表达式的值。传地址值是指传递变量的地址值。1．1传普通值调用传普通值调用时，形参用变量，实参用变量或表达式。在调用中将实参的值拷贝一份给形参。例1：传普通值调用在主函数中，调用swap()函数的两个实参是a和b，其值分别为3和5。调用时实参a将它的值3传递给形参x，实参b将它的值5传递给形参y。在swap()函数
智能计算机与应用 2007年4期2007-08-25